Subversion Repositories pentevo

Rev

Details | Last modification | View Log | RSS feed

Rev Author Line No. Line
1186 savelij 1 
        cpu     68020
2 
        fpu     on
3 
        padding off
4 
 
5 
        ; Data and address registers are 'ordered'.  Address registers are treated
6 
        ; as registers 8..15, and SP is equal to A7:
7 
 
8 
        dc.b    d4 == a2        ; 0
9 
        dc.b    d4 <> a2        ; 1
10 
        dc.b    d4 <= a2        ; 1
11 
        dc.b    d4 < a2         ; 1
12 
        dc.b    d4 >= a2        ; 0
13 
        dc.b    d4 > a2         ; 0
14 
 
15 
        dc.b    a7 == sp        ; 1
16 
        dc.b    a7 <> sp        ; 0
17 
        dc.b    a7 <= sp        ; 1
18 
        dc.b    a7 < sp         ; 0
19 
        dc.b    a7 >= sp        ; 1
20 
        dc.b    a7 > sp         ; 0
21 
 
22 
        ; Floating point registers are in a different 'dimension', so there is
23 
        ; no lesser/greater:
24 
 
25 
        dc.b    fp4 == a2       ; 0
26 
        dc.b    fp4 <> a2       ; 1
27 
        dc.b    fp4 <= a2       ; 0
28 
        dc.b    fp4 < a2        ; 0
29 
        dc.b    fp4 >= a2       ; 0
30 
        dc.b    fp4 > a2        ; 0
31 
 
32 
        ; The same is true for the FPU control registers:
33 
 
34 
        dc.b    fp4 == fpcr     ; 0
35 
        dc.b    fp4 <> fpcr     ; 1
36 
        dc.b    fp4 <= fpcr     ; 0
37 
        dc.b    fp4 < fpcr      ; 0
38 
        dc.b    fp4 >= fpcr     ; 0
39 
        dc.b    fp4 > fpcr      ; 0