Details | Last modification | View Log | RSS feed
| Rev | Author | Line No. | Line |
|---|---|---|---|
| 1029 | chrv | 1 | -- Copyright (C) 1991-2009 Altera Corporation |
| 2 | -- Your use of Altera Corporation's design tools, logic functions |
||
| 3 | -- and other software and tools, and its AMPP partner logic |
||
| 4 | -- functions, and any output files from any of the foregoing |
||
| 5 | -- (including device programming or simulation files), and any |
||
| 6 | -- associated documentation or information are expressly subject |
||
| 7 | -- to the terms and conditions of the Altera Program License |
||
| 8 | -- Subscription Agreement, Altera MegaCore Function License |
||
| 9 | -- Agreement, or other applicable license agreement, including, |
||
| 10 | -- without limitation, that your use is for the sole purpose of |
||
| 11 | -- programming logic devices manufactured by Altera and sold by |
||
| 12 | -- Altera or its authorized distributors. Please refer to the |
||
| 13 | -- applicable agreement for further details. |
||
| 14 | -- |
||
| 15 | -- This is a Quartus II output file. It is for reporting purposes only, and is |
||
| 16 | -- not intended for use as a Quartus II input file. This file cannot be used |
||
| 17 | -- to make Quartus II pin assignments - for instructions on how to make pin |
||
| 18 | -- assignments, please see Quartus II help. |
||
| 19 | ------------------------------------------------------------------------------ |
||
| 20 | |||
| 21 | |||
| 22 | |||
| 23 | ------------------------------------------------------------------------------ |
||
| 24 | -- NC : No Connect. This pin has no internal connection to the device. |
||
| 25 | -- VCC_INT : Dedicated power pin, which MUST be connected to VCC (2.5V). |
||
| 26 | -- VCC_IO : Dedicated power pin, which MUST be connected to VCC (Refer to |
||
| 27 | -- the table below for voltage). |
||
| 28 | -- GND : Dedicated ground pin, which MUST be connected to GND. |
||
| 29 | -- GND+ : Unused input. This pin should be connected to GND. It may also |
||
| 30 | -- be connected to a valid signal on the board (low, high, or |
||
| 31 | -- toggling) if that signal is required for a different revision |
||
| 32 | -- of the design. |
||
| 33 | -- GND* : Unused I/O pin. This pin can either be left unconnected or |
||
| 34 | -- connected to GND. Connecting this pin to GND will improve the |
||
| 35 | -- device's immunity to noise. |
||
| 36 | -- RESERVED_INPUT : Pin is tri-stated and should be connected to the board. |
||
| 37 | ------------------------------------------------------------------------------ |
||
| 38 | |||
| 39 | |||
| 40 | File Generation Date & Time: Tue Jan 24 15:58:48 2012 |
||
| 41 | Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version |
||
| 42 | CHIP "top" ASSIGNED TO AN: EP1K50QC208-3 |
||
| 43 | |||
| 44 | Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment |
||
| 45 | ------------------------------------------------------------------------------------------------------------- |
||
| 46 | TCK : 1 : input : : : : |
||
| 47 | CONF_DONE : 2 : bidir : : : : |
||
| 48 | nCEO : 3 : output : : : : |
||
| 49 | TDO : 4 : output : : : : |
||
| 50 | VCC_IO : 5 : power : : 3.3V : : |
||
| 51 | GND_INT : 6 : gnd : : : : |
||
| 52 | iorq_n : 7 : input : LVTTL/LVCMOS : : : Y |
||
| 53 | mreq_n : 8 : input : LVTTL/LVCMOS : : : Y |
||
| 54 | nmi_n : 9 : output : LVTTL/LVCMOS : : : Y |
||
| 55 | int_n : 10 : output : LVTTL/LVCMOS : : : Y |
||
| 56 | d[7] : 11 : bidir : LVTTL/LVCMOS : : : Y |
||
| 57 | d[6] : 12 : bidir : LVTTL/LVCMOS : : : Y |
||
| 58 | d[5] : 13 : bidir : LVTTL/LVCMOS : : : Y |
||
| 59 | d[4] : 14 : bidir : LVTTL/LVCMOS : : : Y |
||
| 60 | d[3] : 15 : bidir : LVTTL/LVCMOS : : : Y |
||
| 61 | d[2] : 16 : bidir : LVTTL/LVCMOS : : : Y |
||
| 62 | d[1] : 17 : bidir : LVTTL/LVCMOS : : : Y |
||
| 63 | d[0] : 18 : bidir : LVTTL/LVCMOS : : : Y |
||
| 64 | a[15] : 19 : input : LVTTL/LVCMOS : : : Y |
||
| 65 | GND_INT : 20 : gnd : : : : |
||
| 66 | VCC_INT : 21 : power : : 2.5V : : |
||
| 67 | VCC_IO : 22 : power : : 3.3V : : |
||
| 68 | GND_INT : 23 : gnd : : : : |
||
| 69 | a[14] : 24 : input : LVTTL/LVCMOS : : : Y |
||
| 70 | a[13] : 25 : input : LVTTL/LVCMOS : : : Y |
||
| 71 | a[12] : 26 : input : LVTTL/LVCMOS : : : Y |
||
| 72 | a[11] : 27 : input : LVTTL/LVCMOS : : : Y |
||
| 73 | a[10] : 28 : input : LVTTL/LVCMOS : : : Y |
||
| 74 | a[9] : 29 : input : LVTTL/LVCMOS : : : Y |
||
| 75 | a[8] : 30 : input : LVTTL/LVCMOS : : : Y |
||
| 76 | a[7] : 31 : input : LVTTL/LVCMOS : : : Y |
||
| 77 | GND_INT : 32 : gnd : : : : |
||
| 78 | VCC_INT : 33 : power : : 2.5V : : |
||
| 79 | VCC_IO : 34 : power : : 3.3V : : |
||
| 80 | GND_INT : 35 : gnd : : : : |
||
| 81 | a[6] : 36 : input : LVTTL/LVCMOS : : : Y |
||
| 82 | a[5] : 37 : input : LVTTL/LVCMOS : : : Y |
||
| 83 | a[4] : 38 : input : LVTTL/LVCMOS : : : Y |
||
| 84 | a[3] : 39 : input : LVTTL/LVCMOS : : : Y |
||
| 85 | a[2] : 40 : input : LVTTL/LVCMOS : : : Y |
||
| 86 | a[1] : 41 : input : LVTTL/LVCMOS : : : Y |
||
| 87 | VCC_IO : 42 : power : : 3.3V : : |
||
| 88 | GND_INT : 43 : gnd : : : : |
||
| 89 | a[0] : 44 : input : LVTTL/LVCMOS : : : Y |
||
| 90 | vg_cs_n : 45 : output : LVTTL/LVCMOS : : : Y |
||
| 91 | step : 46 : input : LVTTL/LVCMOS : : : Y |
||
| 92 | vg_sl : 47 : input : LVTTL/LVCMOS : : : Y |
||
| 93 | VCC_INT : 48 : power : : 2.5V : : |
||
| 94 | GND_INT : 49 : gnd : : : : |
||
| 95 | TMS : 50 : input : : : : |
||
| 96 | TRST : 51 : input : : : : |
||
| 97 | nSTATUS : 52 : bidir : : : : |
||
| 98 | vg_sr : 53 : input : LVTTL/LVCMOS : : : Y |
||
| 99 | vg_res_n : 54 : output : LVTTL/LVCMOS : : : Y |
||
| 100 | vg_hrdy : 55 : output : LVTTL/LVCMOS : : : Y |
||
| 101 | vg_clk : 56 : output : LVTTL/LVCMOS : : : Y |
||
| 102 | vg_rclk : 57 : output : LVTTL/LVCMOS : : : Y |
||
| 103 | vg_rawr : 58 : output : LVTTL/LVCMOS : : : Y |
||
| 104 | GND_INT : 59 : gnd : : : : |
||
| 105 | vg_tr43 : 60 : input : LVTTL/LVCMOS : : : Y |
||
| 106 | vg_wd : 61 : input : LVTTL/LVCMOS : : : Y |
||
| 107 | vg_wf_de : 62 : input : LVTTL/LVCMOS : : : Y |
||
| 108 | vg_drq : 63 : input : LVTTL/LVCMOS : : : Y |
||
| 109 | vg_irq : 64 : input : LVTTL/LVCMOS : : : Y |
||
| 110 | vg_side : 65 : output : LVTTL/LVCMOS : : : Y |
||
| 111 | VCC_IO : 66 : power : : 3.3V : : |
||
| 112 | vg_wrd : 67 : output : LVTTL/LVCMOS : : : Y |
||
| 113 | rdat_b_n : 68 : input : LVTTL/LVCMOS : : : Y |
||
| 114 | vg_a[0] : 69 : output : LVTTL/LVCMOS : : : Y |
||
| 115 | vg_a[1] : 70 : output : LVTTL/LVCMOS : : : Y |
||
| 116 | ide_d[8] : 71 : bidir : LVTTL/LVCMOS : : : Y |
||
| 117 | VCC_INT : 72 : power : : 2.5V : : |
||
| 118 | ide_d[7] : 73 : bidir : LVTTL/LVCMOS : : : Y |
||
| 119 | ide_d[9] : 74 : bidir : LVTTL/LVCMOS : : : Y |
||
| 120 | ide_d[6] : 75 : bidir : LVTTL/LVCMOS : : : Y |
||
| 121 | GND_INT : 76 : gnd : : : : |
||
| 122 | VCC_CKLK : 77 : power : : 2.5V : : |
||
| 123 | iorqge1 : 78 : input : LVTTL/LVCMOS : : : Y |
||
| 124 | clkz_in : 79 : input : LVTTL/LVCMOS : : : Y |
||
| 125 | iorqge2 : 80 : input : LVTTL/LVCMOS : : : Y |
||
| 126 | GND_CKLK : 81 : gnd : : : : |
||
| 127 | GND_INT : 82 : gnd : : : : |
||
| 128 | ide_d[10] : 83 : bidir : LVTTL/LVCMOS : : : Y |
||
| 129 | VCC_IO : 84 : power : : 3.3V : : |
||
| 130 | ide_d[5] : 85 : bidir : LVTTL/LVCMOS : : : Y |
||
| 131 | ide_d[11] : 86 : bidir : LVTTL/LVCMOS : : : Y |
||
| 132 | ide_d[4] : 87 : bidir : LVTTL/LVCMOS : : : Y |
||
| 133 | ide_d[12] : 88 : bidir : LVTTL/LVCMOS : : : Y |
||
| 134 | ide_d[3] : 89 : bidir : LVTTL/LVCMOS : : : Y |
||
| 135 | ide_d[13] : 90 : bidir : LVTTL/LVCMOS : : : Y |
||
| 136 | VCC_INT : 91 : power : : 2.5V : : |
||
| 137 | ide_d[2] : 92 : bidir : LVTTL/LVCMOS : : : Y |
||
| 138 | ide_d[14] : 93 : bidir : LVTTL/LVCMOS : : : Y |
||
| 139 | ide_d[1] : 94 : bidir : LVTTL/LVCMOS : : : Y |
||
| 140 | ide_d[15] : 95 : bidir : LVTTL/LVCMOS : : : Y |
||
| 141 | ide_d[0] : 96 : bidir : LVTTL/LVCMOS : : : Y |
||
| 142 | ide_dir : 97 : output : LVTTL/LVCMOS : : : Y |
||
| 143 | VCC_IO : 98 : power : : 3.3V : : |
||
| 144 | ide_rdy : 99 : input : LVTTL/LVCMOS : : : Y |
||
| 145 | ide_wr_n : 100 : output : LVTTL/LVCMOS : : : Y |
||
| 146 | ide_rd_n : 101 : output : LVTTL/LVCMOS : : : Y |
||
| 147 | ide_rs_n : 102 : output : LVTTL/LVCMOS : : : Y |
||
| 148 | ide_a[1] : 103 : output : LVTTL/LVCMOS : : : Y |
||
| 149 | ide_a[0] : 104 : output : LVTTL/LVCMOS : : : Y |
||
| 150 | nCONFIG : 105 : input : : : : |
||
| 151 | VCC_INT : 106 : power : : 2.5V : : |
||
| 152 | MSEL1 : 107 : input : : : : |
||
| 153 | MSEL0 : 108 : input : : : : |
||
| 154 | GND_INT : 109 : gnd : : : : |
||
| 155 | VCC_IO : 110 : power : : 3.3V : : |
||
| 156 | ide_a[2] : 111 : output : LVTTL/LVCMOS : : : Y |
||
| 157 | ide_cs1_n : 112 : output : LVTTL/LVCMOS : : : Y |
||
| 158 | ide_cs0_n : 113 : output : LVTTL/LVCMOS : : : Y |
||
| 159 | sdclk : 114 : output : LVTTL/LVCMOS : : : Y |
||
| 160 | sddi : 115 : input : LVTTL/LVCMOS : : : Y |
||
| 161 | sddo : 116 : output : LVTTL/LVCMOS : : : Y |
||
| 162 | GND_INT : 117 : gnd : : : : |
||
| 163 | VCC_IO : 118 : power : : 3.3V : : |
||
| 164 | sdcs_n : 119 : output : LVTTL/LVCMOS : : : Y |
||
| 165 | vvsync : 120 : output : LVTTL/LVCMOS : : : Y |
||
| 166 | vhsync : 121 : output : LVTTL/LVCMOS : : : Y |
||
| 167 | vcsync : 122 : output : LVTTL/LVCMOS : : : Y |
||
| 168 | GND_INT : 123 : gnd : : : : |
||
| 169 | VCC_INT : 124 : power : : 2.5V : : |
||
| 170 | vblu[0] : 125 : output : LVTTL/LVCMOS : : : Y |
||
| 171 | vblu[1] : 126 : output : LVTTL/LVCMOS : : : Y |
||
| 172 | vgrn[0] : 127 : output : LVTTL/LVCMOS : : : Y |
||
| 173 | vgrn[1] : 128 : output : LVTTL/LVCMOS : : : Y |
||
| 174 | GND_INT : 129 : gnd : : : : |
||
| 175 | VCC_INT : 130 : power : : 2.5V : : |
||
| 176 | vred[0] : 131 : output : LVTTL/LVCMOS : : : Y |
||
| 177 | vred[1] : 132 : output : LVTTL/LVCMOS : : : Y |
||
| 178 | beep : 133 : output : LVTTL/LVCMOS : : : Y |
||
| 179 | ay_clk : 134 : output : LVTTL/LVCMOS : : : Y |
||
| 180 | ay_bdir : 135 : output : LVTTL/LVCMOS : : : Y |
||
| 181 | ay_bc1 : 136 : output : LVTTL/LVCMOS : : : Y |
||
| 182 | GND_INT : 137 : gnd : : : : |
||
| 183 | VCC_IO : 138 : power : : 3.3V : : |
||
| 184 | clkz_out : 139 : output : LVTTL/LVCMOS : : : Y |
||
| 185 | wr_n : 140 : input : LVTTL/LVCMOS : : : Y |
||
| 186 | rd_n : 141 : input : LVTTL/LVCMOS : : : Y |
||
| 187 | res : 142 : output : LVTTL/LVCMOS : : : Y |
||
| 188 | wait_n : 143 : output : LVTTL/LVCMOS : : : Y |
||
| 189 | m1_n : 144 : input : LVTTL/LVCMOS : : : Y |
||
| 190 | GND_INT : 145 : gnd : : : : |
||
| 191 | VCC_IO : 146 : power : : 3.3V : : |
||
| 192 | rfsh_n : 147 : input : LVTTL/LVCMOS : : : Y |
||
| 193 | iorq1_n : 148 : output : LVTTL/LVCMOS : : : Y |
||
| 194 | iorq2_n : 149 : output : LVTTL/LVCMOS : : : Y |
||
| 195 | csrom : 150 : output : LVTTL/LVCMOS : : : Y |
||
| 196 | GND_INT : 151 : gnd : : : : |
||
| 197 | VCC_INT : 152 : power : : 2.5V : : |
||
| 198 | TDI : 153 : input : : : : |
||
| 199 | nCE : 154 : input : : : : |
||
| 200 | DCLK : 155 : bidir : : : : |
||
| 201 | DATA0 : 156 : input : : : : |
||
| 202 | spido : 157 : input : LVTTL/LVCMOS : : : Y |
||
| 203 | spidi : 158 : output : LVTTL/LVCMOS : : : Y |
||
| 204 | spiint_n : 159 : output : LVTTL/LVCMOS : : : Y |
||
| 205 | dos_n : 160 : output : LVTTL/LVCMOS : : : Y |
||
| 206 | rompg0_n : 161 : output : LVTTL/LVCMOS : : : Y |
||
| 207 | rompg4 : 162 : output : LVTTL/LVCMOS : : : Y |
||
| 208 | rompg3 : 163 : output : LVTTL/LVCMOS : : : Y |
||
| 209 | rompg2 : 164 : output : LVTTL/LVCMOS : : : Y |
||
| 210 | VCC_IO : 165 : power : : 3.3V : : |
||
| 211 | romwe_n : 166 : output : LVTTL/LVCMOS : : : Y |
||
| 212 | romoe_n : 167 : output : LVTTL/LVCMOS : : : Y |
||
| 213 | rras1_n : 168 : output : LVTTL/LVCMOS : : : Y |
||
| 214 | ra[4] : 169 : output : LVTTL/LVCMOS : : : Y |
||
| 215 | ra[3] : 170 : output : LVTTL/LVCMOS : : : Y |
||
| 216 | GND_INT : 171 : gnd : : : : |
||
| 217 | ra[5] : 172 : output : LVTTL/LVCMOS : : : Y |
||
| 218 | ra[2] : 173 : output : LVTTL/LVCMOS : : : Y |
||
| 219 | ra[6] : 174 : output : LVTTL/LVCMOS : : : Y |
||
| 220 | ra[1] : 175 : output : LVTTL/LVCMOS : : : Y |
||
| 221 | ra[7] : 176 : output : LVTTL/LVCMOS : : : Y |
||
| 222 | ra[0] : 177 : output : LVTTL/LVCMOS : : : Y |
||
| 223 | VCC_IO : 178 : power : : 3.3V : : |
||
| 224 | ra[8] : 179 : output : LVTTL/LVCMOS : : : Y |
||
| 225 | ra[9] : 180 : output : LVTTL/LVCMOS : : : Y |
||
| 226 | GND_INT : 181 : gnd : : : : |
||
| 227 | spics_n : 182 : input : LVTTL/LVCMOS : : : Y |
||
| 228 | fclk : 183 : input : LVTTL/LVCMOS : : : Y |
||
| 229 | spick : 184 : input : LVTTL/LVCMOS : : : Y |
||
| 230 | VCC_INT : 185 : power : : 2.5V : : |
||
| 231 | rucas_n : 186 : output : LVTTL/LVCMOS : : : Y |
||
| 232 | rwe_n : 187 : output : LVTTL/LVCMOS : : : Y |
||
| 233 | GND_INT : 188 : gnd : : : : |
||
| 234 | rlcas_n : 189 : output : LVTTL/LVCMOS : : : Y |
||
| 235 | rras0_n : 190 : output : LVTTL/LVCMOS : : : Y |
||
| 236 | rd[8] : 191 : bidir : LVTTL/LVCMOS : : : Y |
||
| 237 | rd[7] : 192 : bidir : LVTTL/LVCMOS : : : Y |
||
| 238 | rd[9] : 193 : bidir : LVTTL/LVCMOS : : : Y |
||
| 239 | VCC_IO : 194 : power : : 3.3V : : |
||
| 240 | rd[6] : 195 : bidir : LVTTL/LVCMOS : : : Y |
||
| 241 | rd[10] : 196 : bidir : LVTTL/LVCMOS : : : Y |
||
| 242 | rd[5] : 197 : bidir : LVTTL/LVCMOS : : : Y |
||
| 243 | rd[11] : 198 : bidir : LVTTL/LVCMOS : : : Y |
||
| 244 | rd[4] : 199 : bidir : LVTTL/LVCMOS : : : Y |
||
| 245 | rd[12] : 200 : bidir : LVTTL/LVCMOS : : : Y |
||
| 246 | VCC_INT : 201 : power : : 2.5V : : |
||
| 247 | rd[3] : 202 : bidir : LVTTL/LVCMOS : : : Y |
||
| 248 | rd[13] : 203 : bidir : LVTTL/LVCMOS : : : Y |
||
| 249 | rd[2] : 204 : bidir : LVTTL/LVCMOS : : : Y |
||
| 250 | rd[14] : 205 : bidir : LVTTL/LVCMOS : : : Y |
||
| 251 | rd[1] : 206 : bidir : LVTTL/LVCMOS : : : Y |
||
| 252 | rd[15] : 207 : bidir : LVTTL/LVCMOS : : : Y |
||
| 253 | rd[0] : 208 : bidir : LVTTL/LVCMOS : : : Y |