Subversion Repositories pentevo

Rev

Rev 284 | Rev 360 | Go to most recent revision | Blame | Compare with Previous | Last modification | View Log | Download | RSS feed

  1. `include "../include/tune.v"
  2.  
  3. module top(
  4.  
  5.         // clocks
  6.         input fclk,
  7.         output clkz_out,
  8.         input clkz_in,
  9.  
  10.         // z80
  11.         input iorq_n,
  12.         input mreq_n,
  13.         input rd_n,
  14.         input wr_n,
  15.         input m1_n,
  16.         input rfsh_n,
  17.         output int_n,
  18.         output nmi_n,
  19.         output wait_n,
  20.         output res,
  21.  
  22.         inout [7:0] d,
  23.         input [15:0] a,
  24.  
  25.         // zxbus and related
  26.         output csrom,
  27.         output romoe_n,
  28.         output romwe_n,
  29.  
  30.         output rompg0_n,
  31.         output dos_n, // aka rompg1
  32.         output rompg2,
  33.         output rompg3,
  34.         output rompg4,
  35.  
  36.         input iorqge1,
  37.         input iorqge2,
  38.         output iorq1_n,
  39.         output iorq2_n,
  40.  
  41.         // DRAM
  42.         inout [15:0] rd,
  43.         output [9:0] ra,
  44.         output rwe_n,
  45.         output rucas_n,
  46.         output rlcas_n,
  47.         output rras0_n,
  48.         output rras1_n,
  49.  
  50.         // video
  51.         output [1:0] vred,
  52.         output [1:0] vgrn,
  53.         output [1:0] vblu,
  54.  
  55.         output vhsync,
  56.         output vvsync,
  57.         output vcsync,
  58.  
  59.         // AY control and audio/tape
  60.         output ay_clk,
  61.         output ay_bdir,
  62.         output ay_bc1,
  63.  
  64.         output beep,
  65.  
  66.         // IDE
  67.         output [2:0] ide_a,
  68.         inout [15:0] ide_d,
  69.  
  70.         output ide_dir,
  71.  
  72.         input ide_rdy,
  73.  
  74.         output ide_cs0_n,
  75.         output ide_cs1_n,
  76.         output ide_rs_n,
  77.         output ide_rd_n,
  78.         output ide_wr_n,
  79.  
  80.         // VG93 and diskdrive
  81.         output vg_clk,
  82.  
  83.         output vg_cs_n,
  84.         output vg_res_n,
  85.  
  86.         output vg_hrdy,
  87.         output vg_rclk,
  88.         output vg_rawr,
  89.         output [1:0] vg_a, // disk drive selection
  90.         output vg_wrd,
  91.         output vg_side,
  92.  
  93.         input step,
  94.         input vg_sl,
  95.         input vg_sr,
  96.         input vg_tr43,
  97.         input rdat_b_n,
  98.         input vg_wf_de,
  99.         input vg_drq,
  100.         input vg_irq,
  101.         input vg_wd,
  102.  
  103.         // serial links (atmega-fpga, sdcard)
  104.         output sdcs_n,
  105.         output sddo,
  106.         output sdclk,
  107.         input sddi,
  108.  
  109.         input spics_n,
  110.         input spick,
  111.         input spido,
  112.         output spidi,
  113.         output spiint_n
  114. );
  115.  
  116.         wire dos;
  117.  
  118.  
  119.         wire zclk; // z80 clock for short
  120.  
  121.         wire zpos,zneg;
  122.  
  123.         wire rst_n; // global reset
  124.  
  125.         wire rrdy;
  126.         wire cbeg;
  127.         wire [15:0] rddata;
  128.  
  129.         wire [4:0] rompg;
  130.  
  131.         wire [7:0] zports_dout;
  132.         wire zports_dataout;
  133.         wire porthit;
  134.  
  135.  
  136.         wire [39:0] kbd_data;
  137.         wire [ 7:0] mus_data;
  138.         wire kbd_stb,mus_xstb,mus_ystb,mus_btnstb,kj_stb;
  139.  
  140.         wire [ 4:0] kbd_port_data;
  141.         wire [ 4:0] kj_port_data;
  142.         wire [ 7:0] mus_port_data;
  143.  
  144.  
  145.  
  146.  
  147.         wire [7:0] wait_read,wait_write;
  148.         wire wait_rnw;
  149.         wire wait_start_gluclock;
  150.         wire wait_start_comport;
  151.         wire wait_end;
  152.         wire [7:0] gluclock_addr;
  153.         wire [2:0] comport_addr;
  154.         wire [6:0] waits;
  155.  
  156.  
  157.  
  158.  
  159.         // config signals
  160.         wire [7:0] not_used;
  161.         wire cfg_vga_on;
  162.         wire set_nmi;
  163.  
  164.  
  165.  
  166.  
  167.         wire tape_in;
  168.  
  169.         wire [15:0] ideout;
  170.         wire [15:0] idein;
  171.         wire idedataout;
  172.  
  173.  
  174.         wire [7:0] zmem_dout;
  175.         wire zmem_dataout;
  176.  
  177.  
  178.  
  179.         reg [3:0] ayclk_gen;
  180.  
  181.  
  182.         wire [7:0] received;
  183.         wire [7:0] tobesent;
  184.  
  185.  
  186.         wire intrq,drq;
  187.         wire vg_wrFF;
  188.  
  189.         wire [1:0] rstrom;
  190.  
  191.  
  192.  
  193.  
  194.         assign zclk = clkz_in;
  195.  
  196.  
  197.         // RESETTER
  198.         wire genrst;
  199.  
  200.         resetter myrst( .clk(fclk),
  201.                         .rst_in_n(~genrst),
  202.                         .rst_out_n(rst_n) );
  203.         defparam myrst.RST_CNT_SIZE = 6;
  204.  
  205.  
  206.  
  207.         assign nmi_n=set_nmi ? 1'b0 : 1'bZ;
  208.  
  209.         assign res= ~rst_n;
  210.  
  211.  
  212.  
  213.  
  214.  
  215.  
  216.  
  217.  
  218.         assign ide_rs_n = rst_n;
  219.  
  220.         assign ide_d = idedataout ? ideout : 16'hZZZZ;
  221.         assign idein = ide_d;
  222.  
  223.         assign ide_dir = ~idedataout;
  224.  
  225.  
  226.  
  227.  
  228.  
  229.         wire [7:0] peff7;
  230.         wire [7:0] p7ffd;
  231.  
  232.  
  233.         wire romrw_en;
  234.         wire cpm_n;
  235.  
  236.  
  237.  
  238.         wire cpu_req,cpu_rnw,cpu_wrbsel,cpu_strobe;
  239.         wire [20:0] cpu_addr;
  240.         wire [15:0] cpu_rddata;
  241.         wire [7:0] cpu_wrdata;
  242.  
  243.  
  244.         wire cend,pre_cend,go;
  245.  
  246.  
  247.         wire sd_start;
  248.         wire [7:0] sd_dataout,sd_datain;
  249.  
  250.  
  251.         wire tape_read; // data for tapein
  252.  
  253.         wire beeper_mux; // what is mixed to FPGA beeper output - beeper (0) or tapeout (1)
  254.  
  255.         wire beeper, tapeout; // actual outs
  256.  
  257.  
  258.  
  259.         // BEEPER
  260.  
  261.         assign beep = beeper_mux ? tapeout : beeper;
  262.  
  263.  
  264.  
  265.  
  266.  
  267.  
  268.  
  269. //AY control
  270.         always @(posedge fclk)
  271.         begin
  272.                 ayclk_gen <= ayclk_gen + 4'd1;
  273.         end
  274.  
  275.         assign ay_clk = ayclk_gen[3];
  276.  
  277.  
  278.  
  279.  
  280.  
  281.         // fix ATM2-style ROM addressing for PENT-like ROM layout.
  282.         // this causes compications when writing to the flashROM from Z80
  283.         // and need to split and re-build old ATM romfiles before burning in
  284.         // flash
  285. //      wire [1:0] adr_fix;
  286. //      assign adr_fix = ~{ rompg[0], rompg[1] };
  287. //      assign rompg0_n = ~adr_fix[0];
  288. //      assign dos_n    =  adr_fix[1];
  289. //      assign rompg2   =  1'b0;//rompg[2];
  290. //      assign rompg3   =  1'b0;//rompg[3];
  291. //      assign rompg4   =  1'b0;//rompg[4];
  292.  
  293.         assign rompg0_n = ~rompg[0];
  294.         assign dos_n    =  rompg[1];
  295.         assign rompg2   =  rompg[2];
  296.         assign rompg3   =  rompg[3];
  297.         assign rompg4   =  rompg[4];
  298.  
  299.         wire [3:0] zclk_stall;
  300.  
  301.         zclock zclock( .fclk(fclk), .rst_n(rst_n), .zclk(zclk), .rfsh_n(rfsh_n), .zclk_out(clkz_out),
  302.                        .zpos(zpos), .zneg(zneg),
  303.                        .turbo( {1'b0,~(peff7[4] /*|dos*/ )} ), .pre_cend(pre_cend), .cbeg(cbeg),
  304.                        .zclk_stall( |zclk_stall ) );
  305.  
  306.  
  307.  
  308.         wire [7:0] dout_ram;
  309.         wire ena_ram;
  310.         wire [7:0] dout_ports;
  311.         wire ena_ports;
  312.  
  313.  
  314.         wire [3:0] border;
  315.  
  316.         wire drive_ff;
  317.  
  318.  
  319.  
  320.  
  321.  
  322.         // data bus out: either RAM data or internal ports data or 0xFF with unused ports
  323.         assign d = ena_ram ? dout_ram : ( ena_ports ? dout_ports : ( drive_ff ? 8'hFF : 8'bZZZZZZZZ ) );
  324.  
  325.  
  326.  
  327.  
  328.         zbus zxbus( .iorq_n(iorq_n), .rd_n(rd_n), .wr_n(wr_n), .m1_n(m1_n),
  329.                     .iorq1_n(iorq1_n), .iorq2_n(iorq2_n), .iorqge1(iorqge1), .iorqge2(iorqge2),
  330.                     .porthit(porthit), .drive_ff(drive_ff) );
  331.  
  332.  
  333.  
  334.  
  335.         /////////////////////////////////////
  336.         // ATM memory pagers instantiation //
  337.         /////////////////////////////////////
  338.  
  339.         wire pager_off;
  340.  
  341.         wire        pent1m_ROM;
  342.         wire [ 5:0] pent1m_page;
  343.         wire        pent1m_ram0_0;
  344.         wire        pent1m_1m_on;
  345.  
  346.         wire atmF7_wr_fclk;
  347.  
  348.         wire [3:0] dos_turn_off,
  349.                    dos_turn_on;
  350.  
  351.         wire [ 7:0] page [0:3];
  352.         wire [ 3:0] romnram;
  353.  
  354.         generate
  355.  
  356.                 genvar i;
  357.  
  358.                 for(i=0;i<4;i=i+1)
  359.                 begin : instantiate_atm_pagers
  360.  
  361.                         atm_pager #( .ADDR(i) )
  362.                                   atm_pager( .rst_n(rst_n),
  363.                                              .fclk (fclk),
  364.                                              .zpos (zpos),
  365.                                              .zneg (zneg),
  366.  
  367.                                              .za(a),
  368.                                              .zd(d),
  369.                                              .mreq_n(mreq_n),
  370.                                              .rd_n  (rd_n),
  371.                                              .m1_n  (m1_n),
  372.  
  373.                                              .pager_off(pager_off),
  374.  
  375.                                              .pent1m_ROM   (pent1m_ROM),
  376.                                              .pent1m_page  (pent1m_page),
  377.                                              .pent1m_ram0_0(pent1m_ram0_0),
  378.                                              .pent1m_1m_on (pent1m_1m_on),
  379.  
  380.                                              .atmF7_wr(atmF7_wr_fclk),
  381.  
  382.                                              .dos(dos),
  383.  
  384.                                              .dos_turn_on (dos_turn_on[i]),
  385.                                              .dos_turn_off(dos_turn_off[i]),
  386.  
  387.                                              .zclk_stall(zclk_stall[i]),
  388.  
  389.                                              .page   (page[i]),
  390.                                              .romnram(romnram[i])
  391.                                            );
  392.                 end
  393.  
  394.         endgenerate
  395.  
  396.  
  397.         ///////////////////////////
  398.         // DOS signal controller //
  399.         ///////////////////////////
  400.  
  401.         zdos zdos( .rst_n(rst_n),
  402.  
  403.                    .fclk(fclk),
  404.  
  405.                    .dos_turn_on ( |dos_turn_on  ),
  406.                    .dos_turn_off( |dos_turn_off ),
  407.  
  408.                    .cpm_n(cpm_n),
  409.  
  410.                    .dos(dos)
  411.                  );
  412.  
  413.  
  414.  
  415.  
  416.         ///////////////////////////
  417.         // Z80 memory controller //
  418.         ///////////////////////////
  419.  
  420.         zmem z80mem( .fclk(fclk), .rst_n(rst_n), .zpos(zpos), .zneg(zneg),
  421.                      .cend(cend), .pre_cend(pre_cend), .za(a), .zd_in(d),
  422.                      .zd_out(dout_ram), .zd_ena(ena_ram), .m1_n(m1_n),
  423.                      .rfsh_n(rfsh_n), .iorq_n(iorq_n), .mreq_n(mreq_n),
  424.                      .rd_n(rd_n), .wr_n(wr_n),
  425.  
  426.                      .win0_romnram(romnram[0]),
  427.                      .win1_romnram(romnram[1]),
  428.                      .win2_romnram(romnram[2]),
  429.                      .win3_romnram(romnram[3]),
  430.  
  431.                      .win0_page(page[0]),
  432.                      .win1_page(page[1]),
  433.                      .win2_page(page[2]),
  434.                      .win3_page(page[3]),
  435.  
  436.                      .romrw_en(romrw_en),
  437.  
  438.                      .rompg(rompg),
  439.                      .romoe_n(romoe_n),
  440.                      .romwe_n(romwe_n),
  441.                      .csrom(csrom),
  442.  
  443.                      .cpu_req   (cpu_req),
  444.                      .cpu_rnw   (cpu_rnw),
  445.                      .cpu_wrbsel(cpu_wrbsel),
  446.                      .cpu_strobe(cpu_strobe),
  447.                      .cpu_addr  (cpu_addr),
  448.                      .cpu_wrdata(cpu_wrdata),
  449.                      .cpu_rddata(cpu_rddata)
  450.                    );
  451.  
  452.  
  453.  
  454.  
  455.  
  456.  
  457.         wire [20:0] daddr;
  458.         wire dreq;
  459.         wire drnw;
  460.         wire [15:0] drddata;
  461.         wire [15:0] dwrdata;
  462.         wire [1:0] dbsel;
  463.  
  464.  
  465.  
  466.  
  467.         dram dram( .clk(fclk),
  468.                    .rst_n(rst_n),
  469.  
  470.                    .addr(daddr),
  471.                    .req(dreq),
  472.                    .rnw(drnw),
  473.                    .cbeg(cbeg),
  474.                    .rrdy(drrdy),
  475.                    .rddata(drddata),
  476.                    .wrdata(dwrdata),
  477.                    .bsel(dbsel),
  478.  
  479.                    .ra(ra),
  480.                    .rd(rd),
  481.                    .rwe_n(rwe_n),
  482.                    .rucas_n(rucas_n),
  483.                    .rlcas_n(rlcas_n),
  484.                    .rras0_n(rras0_n),
  485.                    .rras1_n(rras1_n)
  486.                  );
  487.  
  488.  
  489.         wire [1:0] bw;
  490.  
  491.         wire [20:0] video_addr;
  492.         wire [15:0] video_data;
  493.         wire video_strobe;
  494.         wire video_next;
  495.  
  496.         arbiter dramarb( .clk(fclk),
  497.                          .rst_n(rst_n),
  498.  
  499.                          .dram_addr(daddr),
  500.                          .dram_req(dreq),
  501.                          .dram_rnw(drnw),
  502.                          .dram_cbeg(cbeg),
  503.                          .dram_rrdy(drrdy),
  504.                          .dram_bsel(dbsel),
  505.                          .dram_rddata(drddata),
  506.                          .dram_wrdata(dwrdata),
  507.  
  508.                          .cend(cend),
  509.                          .pre_cend(pre_cend),
  510.  
  511.                          .go(go),
  512.                          .bw(bw),
  513.  
  514.                          .video_addr(video_addr),
  515.                          .video_data(video_data),
  516.                          .video_strobe(video_strobe),
  517.                          .video_next(video_next),
  518.  
  519.                          //.cpu_waitcyc(cpu_waitcyc),
  520.                          //.cpu_stall(cpu_stall),
  521.                          .cpu_req(cpu_req),
  522.                          .cpu_rnw(cpu_rnw),
  523.                          .cpu_addr(cpu_addr),
  524.                          .cpu_wrbsel(cpu_wrbsel),
  525.                          .cpu_wrdata(cpu_wrdata),
  526.                          .cpu_rddata(cpu_rddata),
  527.                          .cpu_strobe(cpu_strobe) );
  528.  
  529.  
  530.         wire vga_hsync,hsync,hblank,hpix,hsync_start,line_start,hint_start,scanin_start,scanout_start;
  531.  
  532.         synch horiz_sync( .clk(fclk), .init(1'b0), .cend(cend), .pre_cend(pre_cend),
  533.                           .hsync(hsync), .hblank(hblank), .hpix(hpix), .hsync_start(hsync_start),
  534.                           .line_start(line_start), .hint_start(hint_start), .scanin_start(scanin_start) );
  535.  
  536.  
  537.         wire vblank,vsync,int_start,vpix;
  538.  
  539.         syncv vert_sync( .clk(fclk), .hsync_start(hsync_start), .line_start(line_start),
  540.                          .vblank(vblank), .vsync(vsync), .int_start(int_start),
  541.                          .vpix(vpix), .hint_start(hint_start) );
  542.  
  543.         vga_synch vga_synch( .clk(fclk), .hsync_start(hsync_start), .vga_hsync(vga_hsync), .scanout_start(scanout_start) );
  544.  
  545.  
  546.  
  547.         wire [3:0] pixel;
  548.  
  549.         fetch fecher( .clk(fclk), .cend(cend), .line_start(line_start), .vpix(vpix), .int_start(int_start),
  550.                       .vmode( {peff7[0],peff7[5]} ), .screen(p7ffd[3]), .video_addr(video_addr), .video_data(video_data),
  551.                       .video_strobe(video_strobe), .video_next(video_next), .go(go), .bw(bw), .pixel(pixel) );
  552.  
  553.  
  554.  
  555.         wire atm_pen2;
  556.  
  557.         videoout vidia( .clk(fclk), .pixel(pixel), .border(border),
  558.                         .hblank(hblank), .vblank(vblank), .hpix(hpix), .vpix(vpix), .hsync(hsync), .vsync(vsync),
  559.                         .vred(vred), .vgrn(vgrn), .vga_hsync(vga_hsync), .vblu(vblu),
  560.                         .vhsync(vhsync), .vvsync(vvsync), .vcsync(vcsync), .hsync_start(hsync_start),
  561.                         .scanin_start(scanin_start), .scanout_start(scanout_start), .cfg_vga_on(cfg_vga_on),
  562.                                         .rst_n(rst_n), .wr_pal64(vg_wrFF&atm_pen2),
  563.                                         .newrealcolor({~d[4],~d[7],~d[1],~d[6],~d[0],~d[5]})
  564.         );
  565.  
  566.  
  567.  
  568.  
  569.  
  570.  
  571.  
  572.         slavespi slavespi(
  573.                 .fclk(fclk), .rst_n(rst_n),
  574.  
  575.                 .spics_n(spics_n), .spidi(spidi),
  576.                 .spido(spido), .spick(spick),
  577.                 .status_in({wait_rnw, waits[6:0]}), .genrst(genrst),
  578.                 .rstrom(rstrom), .kbd_out(kbd_data),
  579.                 .kbd_stb(kbd_stb), .mus_out(mus_data),
  580.                 .mus_xstb(mus_xstb), .mus_ystb(mus_ystb),
  581.                 .mus_btnstb(mus_btnstb), .kj_stb(kj_stb),
  582.                 .gluclock_addr(gluclock_addr),
  583.                 .comport_addr (comport_addr),
  584.                 .wait_write(wait_write),
  585.                 .wait_read(wait_read),
  586.                 .wait_rnw(wait_rnw),
  587.                 .wait_end(wait_end),
  588.                 .config0( { not_used[7:4], beeper_mux, tape_read, set_nmi, cfg_vga_on} )
  589.         );
  590.  
  591.         zkbdmus zkbdmus( .fclk(fclk), .rst_n(rst_n),
  592.                          .kbd_in(kbd_data), .kbd_stb(kbd_stb),
  593.                          .mus_in(mus_data), .mus_xstb(mus_xstb),
  594.                          .mus_ystb(mus_ystb), .mus_btnstb(mus_btnstb),
  595.                          .kj_stb(kj_stb), .kj_data(kj_port_data),
  596.                          .zah(a[15:8]), .kbd_data(kbd_port_data),
  597.                          .mus_data(mus_port_data)
  598.                        );
  599.  
  600.  
  601.         zports zports( .zclk(zclk), .fclk(fclk), .rst_n(rst_n), .zpos(zpos), .zneg(zneg),
  602.                        .din(d), .dout(dout_ports), .dataout(ena_ports),
  603.                        .a(a), .iorq_n(iorq_n), .rd_n(rd_n), .wr_n(wr_n), .porthit(porthit),
  604.                        .ay_bdir(ay_bdir), .ay_bc1(ay_bc1), .border(border), .beeper(beeper), .tapeout(tapeout),
  605.                        .p7ffd(p7ffd), .peff7(peff7), .mreq_n(mreq_n), .m1_n(m1_n), .dos(dos),
  606.                        .rstrom(rstrom), .vg_intrq(intrq), .vg_drq(drq), .vg_wrFF(vg_wrFF),
  607.                        .vg_cs_n(vg_cs_n), .sd_start(sd_start), .sd_dataout(sd_dataout),
  608.                        .sd_datain(sd_datain), .sdcs_n(sdcs_n),
  609.                        .idein(idein), .ideout(ideout), .idedataout(idedataout),
  610.                        .ide_a(ide_a), .ide_cs0_n(ide_cs0_n), .ide_cs1_n(ide_cs1_n),
  611.                        .ide_wr_n(ide_wr_n), .ide_rd_n(ide_rd_n),
  612.  
  613.                        .keys_in(kbd_port_data),
  614.                        .mus_in(mus_port_data),
  615.                        .kj_in(kj_port_data),
  616.  
  617.                        .tape_read(tape_read),
  618.  
  619.                        .gluclock_addr(gluclock_addr),
  620.                        .comport_addr (comport_addr),
  621.                        .wait_start_gluclock(wait_start_gluclock),
  622.                        .wait_start_comport (wait_start_comport),
  623.                        .wait_rnw(wait_rnw),
  624.                        .wait_write(wait_write),
  625.                        .wait_read(wait_read),
  626.  
  627.                        .atmF7_wr_fclk(atmF7_wr_fclk),
  628.  
  629.                        .atm_scr_mode(),
  630.                        .atm_turbo   (),
  631.                        .atm_pen     (pager_off),
  632.                        .atm_cpm_n   (cpm_n),
  633.                        .atm_pen2    (atm_pen2),
  634.  
  635.                        .romrw_en(romrw_en),
  636.  
  637.                        .pent1m_ram0_0(pent1m_ram0_0),
  638.                        .pent1m_1m_on (pent1m_1m_on),
  639.                        .pent1m_page  (pent1m_page),
  640.                        .pent1m_ROM   (pent1m_ROM)
  641.  
  642.                      );
  643.  
  644.  
  645.         zint preryv( .fclk(fclk), .zclk(zclk), .int_start(int_start), .iorq_n(iorq_n), .m1_n(m1_n),
  646.                      .int_n(int_n) );
  647.  
  648.  
  649.  
  650.         zwait zwait( .wait_start_gluclock(wait_start_gluclock),
  651.                      .wait_start_comport (wait_start_comport),
  652.                      .wait_end(wait_end),
  653.                      .rst_n(rst_n),
  654.                      .wait_n(wait_n),
  655.                      .waits(waits),
  656.                      .spiint_n(spiint_n) );
  657.  
  658. //      assign wait_n = 1'bZ; // WTF??? FIXME,FIXME,FIXME,FIXME,FIXME,FIXME,FIXME,FIXME,FIXME,FIXME,FIXME,FIXME,FIXME
  659.  
  660.  
  661.  
  662.  
  663.         wire [1:0] vg_ddrv;
  664.         assign vg_a[0] = vg_ddrv[0] ? 1'b1 : 1'b0; // possibly open drain?
  665.         assign vg_a[1] = vg_ddrv[1] ? 1'b1 : 1'b0;
  666.  
  667.         vg93 vgshka( .zclk(zclk), .rst_n(rst_n), .fclk(fclk), .vg_clk(vg_clk),
  668.                      .vg_res_n(vg_res_n), .din(d), .intrq(intrq), .drq(drq), .vg_wrFF(vg_wrFF),
  669.                      .vg_hrdy(vg_hrdy), .vg_rclk(vg_rclk), .vg_rawr(vg_rawr), .vg_a(vg_ddrv),
  670.                      .vg_wrd(vg_wrd), .vg_side(vg_side), .step(step), .vg_sl(vg_sl), .vg_sr(vg_sr),
  671.                      .vg_tr43(vg_tr43), .rdat_n(rdat_b_n), .vg_wf_de(vg_wf_de), .vg_drq(vg_drq),
  672.                      .vg_irq(vg_irq), .vg_wd(vg_wd) );
  673.  
  674.  
  675.  
  676.  
  677.         spi2 zspi( .clock(fclk), .sck(sdclk), .sdo(sddo), .sdi(sddi), .start(sd_start),
  678.                    .speed(2'b00), .din(sd_datain), .dout(sd_dataout) );
  679.  
  680. endmodule
  681.  
  682.