Subversion Repositories pentevo

Rev

Blame | Last modification | View Log | Download | RSS feed | ?url?

  1.         cpu     8048
  2.  
  3. Myreg   reg     r2
  4.  
  5.         add     a,Myreg
  6.         add     a,@r1
  7.         add     a,#21h
  8.  
  9.         addc    a,r3
  10.         addc    a,@r1
  11.         addc    a,#21h
  12.  
  13.         anl     a,r4
  14.         anl     a,@r1
  15.         anl     a,#21h
  16.         anl     bus,#12h
  17.  
  18.         anld    p5,a
  19.  
  20.         call    345h
  21.  
  22.         clr     a
  23.         clr     c
  24.         clr     f0
  25.         clr     f1
  26.  
  27.         cpl     a
  28.         cpl     c
  29.         cpl     f0
  30.         cpl     f1
  31.  
  32.         da      a
  33.  
  34.         dec     a
  35.         dec     r1
  36.  
  37.         dis     i
  38.         dis     tcnti
  39.  
  40.         djnz    Myreg,$
  41.  
  42.         en      i
  43.         en      tcnti
  44.  
  45.         ent0    clk
  46.  
  47.         in      a,p1
  48.         in      a,p2
  49.  
  50.         inc     a
  51.         inc     r7
  52.         inc     @r1
  53.  
  54.         ins     a,bus
  55.  
  56.         jb3     $
  57.  
  58.         jc      $
  59.  
  60.         jf0     $
  61.         jf1     $
  62.  
  63.         jmp     123h
  64.  
  65.         jnc     $
  66.  
  67.         jni     $
  68.  
  69.         jnt0    $
  70.         jnt1    $
  71.  
  72.         jnz     $
  73.  
  74.         jt0     $
  75.         jt1     $
  76.  
  77.         jtf     $
  78.  
  79.         jz      $
  80.  
  81.         jmpp    @a
  82.  
  83.         mov     a,Myreg
  84.         mov     a,@r1
  85.         mov     a,#21h
  86.         mov     r3,a
  87.         mov     @r1,a
  88.         mov     r4,#21h
  89.         mov     @r1,#21h
  90.         mov     a,psw
  91.         mov     psw,a
  92.         mov     a,t
  93.         mov     t,a
  94.  
  95.         movd    a,p5
  96.         movd    p6,a
  97.  
  98.         movx    a,@r1
  99.         movx    @r1,a
  100.  
  101.         movp    a,@a
  102.         movp3   a,@a
  103.  
  104.         nop
  105.  
  106.         orl     a,r5
  107.         orl     a,@r1
  108.         orl     a,#21h
  109.         orl     bus,#12h
  110.  
  111.         orld    p5,a
  112.  
  113.         outl    p1,a
  114.         outl    p2,a
  115.         outl    bus,a
  116.  
  117.         ret
  118.  
  119.         retr
  120.  
  121.         rl      a
  122.  
  123.         rlc     a
  124.  
  125.         rr      a
  126.  
  127.         rrc     a
  128.  
  129.         sel     mb0
  130.         sel     mb1
  131.         sel     rb0
  132.         sel     rb1
  133.  
  134.         strt    cnt
  135.         strt    t
  136.  
  137.         stop    tcnt
  138.  
  139.         swap    a
  140.  
  141.         xch     a,r5
  142.         xch     a,@r1
  143.  
  144.         xchd    a,@r1
  145.  
  146.         xrl     a,r6
  147.         xrl     a,@r1
  148.         xrl     a,#21h
  149.  
  150.  
  151.         cpu     8041
  152.  
  153.         en      dma
  154.         en      flags
  155.  
  156.         in      a,dbb
  157.  
  158.         jnibf   $
  159.  
  160.         jobf    $
  161.  
  162.         mov     sts,a
  163.  
  164.         out     dbb,a
  165.  
  166.  
  167.         cpu     80c39
  168.  
  169.         idl
  170.  
  171.  
  172.         cpu     8022
  173.  
  174.         in      a,p0
  175.         outl    p0,a
  176.  
  177.         sel     an0
  178.         sel     an1
  179.         rad
  180.  
  181.         cpu     8039
  182.  
  183.         assume  mb:nothing
  184.         jmp     856h            ; auto-inserts SEL MB1
  185.  
  186.         assume  mb:0
  187.         expect  110
  188.         jmp     856h            ; explicitly wrong bank
  189.         endexpect
  190.  
  191.         assume  mb:1
  192.         jmp     856h            ; no SEL instruction inserted
  193.