Subversion Repositories pentevo

Rev

Blame | Last modification | View Log | Download | RSS feed | ?url?

  1.         cpu     ez8
  2.         page    0
  3.  
  4. wregbit defbit  r7,5
  5. regbit  defbit  0f40h,4
  6.  
  7.         ; BCLR on working reg bit:
  8.  
  9.         bclr    5,r7
  10.         bclr    wregbit
  11.  
  12.         ; BCLR on extended reg bit (translates to ANDX):
  13.  
  14.         andx    0f40h,#0efh
  15.         bclr    4,0f40h
  16.         bclr    regbit
  17.  
  18.         ; BSET on working reg bit:
  19.  
  20.         bset    5,r7
  21.         bset    wregbit
  22.  
  23.         ; BSET on extended reg bit (translates to ORX):
  24.  
  25.         orx     0f40h,#10h
  26.         bset    4,0f40h
  27.         bset    regbit
  28.  
  29.         ; BTJ on working reg bit:
  30.  
  31.         btj     0,5,r7,$
  32.         btj     0,wregbit,$
  33.         btj     1,5,r7,$
  34.         btj     1,wregbit,$
  35.  
  36.         ; BTJZ on working reg bit:
  37.  
  38.         btjz    5,r7,$
  39.         btjz    wregbit,$
  40.  
  41.         ; BTJNZ on working reg bit:
  42.  
  43.         btjnz   5,r7,$
  44.         btjnz   wregbit,$
  45.