Subversion Repositories pentevo

Rev

Blame | Last modification | View Log | Download | RSS feed | ?url?

  1.         cpu     ns32016
  2.         fpu     ns32381
  3.         pmmu    ns32382
  4.         relaxed on
  5.         supmode on
  6.  
  7.         page    0
  8.  
  9.         ; register aliases
  10.  
  11. reg0    reg     r0
  12. reg1    reg     r1
  13. reg2    reg     r2
  14. reg3    reg     r3
  15. reg4    reg     r4
  16. reg5    reg     r5
  17. reg6    reg     r6
  18. reg7    reg     r7
  19. freg0   reg     f0
  20. freg1   reg     f1
  21. freg2   reg     f2
  22. freg3   reg     f3
  23. freg4   reg     f4
  24. freg5   reg     f5
  25. freg6   reg     f6
  26. freg7   reg     f7
  27. fptr    equ     fp
  28. sptr    equ     sp
  29. sbase   equ     sb
  30.  
  31.         absf    f0,f2
  32.  
  33.         absb    r5,r6
  34.         absw    10,@20
  35.         absd    8(sp),r7
  36.  
  37.         ; iterate through addressing modes
  38.  
  39.         absd    r0,r0
  40.         absd    r1,r0
  41.         absd    r2,r0
  42.         absd    r3,r0
  43.         absd    r4,r0
  44.         absd    r5,r0
  45.         absd    r6,r0
  46.         absd    r7,r0
  47.  
  48.         absd    (r0),r0
  49.         absd    20(r1),r0
  50.         absd    -20(r2),r0
  51.         absd    200(r3),r0
  52.         absd    -200(r4),r0
  53.         absd    200000(r5),r0
  54.         absd    -200000(r6),r0
  55.         absd    0(r7),r0
  56.  
  57.         irp     reg,fp,sp,sb
  58.         irp     disp2,,0,20,-20,200,-200,200000,-200000
  59.         irp     disp1,,0,20,-20,200,-200,200000,-200000
  60.         absd    disp2(disp1(reg)),r0
  61.         endm
  62.         endm
  63.         endm
  64.  
  65.         absd    -3,r0           ; immediate op always has full length
  66.         absd    -300,r0
  67.         absd    -3000000,r0
  68.  
  69.         absd    @20,r0
  70.         absd    @200,r0
  71.         absd    @200000,r0
  72.         absd    @0ffffc0h,r0    ; 24 bit address space, so code like 0ffffffc0h in 8 bits
  73.         absd    @0ffe000h,r0    ; ditto, code like 0ffffe000h in 16 bits
  74.         absd    @100000h,r0     ; 32 bit displacement
  75.  
  76.         irp     disp2,,+0,+20,-20,+200,-200,+200000,-200000
  77.         irp     disp1,+0,+20,-20,+200,-200,+200000,-200000
  78.         absd    ext(disp1)disp2,r0
  79.         absd    ext ( disp1 )  disp2,r0
  80.         endm
  81.         endm
  82.  
  83.         absd    tos,r0          ; something like (sp+)
  84.  
  85.         irp     reg,fp,sp,sb
  86.         irp     disp,,0,20,-20,200,-200,200000,-200000
  87.         absd    disp(reg),r0
  88.         endm
  89.         endm
  90.  
  91.         irp     disp,,+0,+20,-20,+200,-200,+200000,-200000
  92.         absd    *disp,r0
  93.         endm
  94.  
  95.         absd    0(SB)[r1:b],r0
  96.         absd    10000 ( r4 ) [ r1 : w ] , r0
  97.         absd    @10000[r1:d],r0
  98.         absd    -100000(100000(sp)) [ r1:q ],r0
  99.  
  100.         irp     instr,beq,bne,bcs,bcc,bhi,bls,bgt,ble,bfs,bfc,blo,bhs,blt,bge,br
  101.         instr   *-9ah
  102.         instr   *+10
  103.         endm
  104.  
  105.         ; alternate syntax to use PC-relative mode:
  106.  
  107.         absd    *+(1000-*),r0
  108.         absd    1000(pc),r0
  109.  
  110.         ; alternate syntax to use external mode:
  111.  
  112.         absd    ext(1000)+2000,r0
  113.         absd    2000(1000(ext)),r0
  114.  
  115.         ; now by their alphabetical order:
  116.  
  117.         absf    f0,f2           ; BE B5 00
  118.  
  119.         absb    r5,r6           ; 4E B0 29
  120.         absd    8(sp),r7        ; 4E F3 C9 08
  121.  
  122. $$loop: db 0ceh,63h,10h; muld   r2,r1           ; CE 63 10
  123.         acbb    -1,r0,$$loop    ; CC 07 7D
  124.  
  125.         addf    f0,f7           ; BE C1 01
  126.         addl    f2,16(sb)       ; BE 80 16 10
  127.  
  128.         addb    r0, r1          ; 40 00
  129.         addd    4(sb), -4(fp)   ; 03 D6 04 7C
  130.  
  131.         addcb   32, r0          ; 10 A0 20
  132.         addcd   8(SB), r0       ; 13 D0 08
  133.  
  134.         addpd   r0, r1          ; 4E 7F 00
  135.         addpb   5(sb), tos      ; 4E FC D5 05
  136.  
  137.         addqb   -8, r0          ; 0C 04
  138.  
  139.         addr    4(fp), r0       ; 27 C0 04
  140.  
  141.         adjspd  -4(fp)          ; 7F C5 7C
  142.  
  143.         andb    r0,r1           ; 68 00
  144.  
  145.         ashb    2, 16(sb)       ; 4E 84 A6 02 10
  146.         ashb    tos, 16(sb)     ; 4E 84 BE 10
  147.  
  148. loop    set     *-154
  149.         blo     loop            ; AA BF 66
  150.         bne     *+10            ; 1A 0A
  151.  
  152.         bicb    r0, 3(sb)       ; 88 06 03
  153.  
  154.         bicpsrb b'10100010      ; 7C A1 A2
  155.         bicpsrw b'10100010      ; 7D A1 00 A2
  156.  
  157.         bispsrb b'10100010      ; 7C A3 A2
  158.  
  159.         bpt                     ; F2
  160.  
  161. ERROR   set     *-154
  162.         br      ERROR           ; EA BF 66
  163.         br      *+10            ; EA 0A
  164.  
  165. CALC    set     *+16
  166.         bsr     CALC            ; 02 10
  167.  
  168.         caseb   table[r7:b]     ; 7C E7 DF 04
  169. table:  db      x'0a, x'1a, x'3a, x'5a, x'7a, x'6a, x'4a
  170.  
  171.         cbitw   r0,0(r1)        ; 4E 49 02 00
  172.  
  173.         checkb  r0, 4(sb), r2   ; EE 80 D0 04
  174.  
  175.         expect  1500,1500
  176.         cinv    a,d,i,r3        ; 1E A7 1B
  177.         cinv    i,r3            ; 1E 27 19
  178.         endexpect
  179.  
  180.         cpu     ns32532
  181.         cinv    a,d,i,r3        ; 1E A7 1B
  182.         cinv    i,r3            ; 1E 27 19
  183.  
  184.         cmpf    f0,f2           ; BE 89 00
  185.  
  186.         cmpb    7(sb), 4(r0)    ; 04 D2 07 04
  187.  
  188.         cmpmw   10(r0), 16(r1), 4; CE 45 42 0A 10 06
  189.  
  190.         ; Note that opposed to ADDQi and MOVQi, CMPQi allows immediate dest
  191.  
  192.         cmpqb   -8,r0           ; 1C 04
  193.         cmpqd   1,0xa1          ; 9F A0 00 00 00 A1
  194.  
  195.         cmpsb                   ; 0E 04 00
  196.  
  197.         comb    r0,-4(fp)       ; 4E 34 06 7C
  198.  
  199.         cvtp    r0,32(sb),r2    ; 6E 83 D0 20
  200.  
  201.         cxp     0               ; 22 00
  202.         cxp     1               ; 22 01
  203.  
  204.         cxpd    8(sb)           ; 7F D0 08
  205.  
  206.         deiw    r2, r0          ; CE 2D 10
  207.  
  208.         dia                     ; C2
  209.  
  210.         divf    f0, f7          ; BE E1 01
  211.         divl    -8(fp), 16(sb)  ; BE A0 C6 78 10
  212.  
  213.         divw    10(sp), 4(sp)   ; CE 7D CE 0A 04
  214.         divd    -6(fp), 12(sb)  ; CE BF C6 7A 0C
  215.  
  216.         dotf    f2, f3          ; FE CD 10
  217.  
  218.         enter   [r0, r2, r7], 16; 82 85 10
  219.  
  220.         exit    [r0, r2, r7]    ; 92 A1
  221.  
  222.         extw    r0, 0(r1), r2, 7; 2E 81 48 00 07
  223.  
  224.         extsw   16(sb), r2, 4, 7; CE 8D D0 10 86
  225.  
  226.         ffsw    8(sb), r0       ; 6E 05 D0 08
  227.         ffsb    -4(fp), tos     ; 6E C4 C5 7C
  228.  
  229.         flag                    ; D2
  230.  
  231.         floorfb f0, r0          ; 3B 3C 00
  232.         floorld f2, 16(sb)      ; 3E BB 16 10
  233.  
  234.         ibitw   r0, 1(r1)       ; 4E 79 02 01
  235.  
  236.         indexb  r0, 20(sb), -4(fp); 2E 04 D6 14 7C
  237.         indexw  r0, 20, r1      ; 2E 45 A0 00 14
  238.  
  239.         insw    r0, r2, 0(r1), 7; AE 41 12 00 07
  240.  
  241.         inssw   r2, 16(sb), 4, 7; CE 89 16 10 86
  242.  
  243.         jsr     0(4(sb))        ; 7F 96 04 00
  244.  
  245.         jump    0(-8(fp))       ; 7F 82 78 00
  246.  
  247.         lfsr    r0              ; 3E 0F 00
  248.  
  249.         lmr     ptb0, r0        ; 1E 0B 06
  250.  
  251.         logbf   f3, f2          ; FE 95 18
  252.  
  253.         lprd    fp, r0          ; 6F 04
  254.         lprw    mod, 4(sb)      ; ED D7 04
  255.  
  256.         lshb    4, 8(sb)        ; 4E 94 A6 04 08
  257.         lshb    -4(fp), 8(sb)   ; 4E 94 C6 7C 08
  258.  
  259.         meiw    r2, 10(sb)      ; CE A5 16 0A
  260.         meiw    r2, r0          ; CE 25 10
  261.  
  262.         modb    4(sb), 8(sb)    ; CE B8 D6 04 08
  263.  
  264.         movf    f0, 8(sb)       ; BE 85 06 08
  265.  
  266.         movd    r0, 8(sb)       ; 97 06 08
  267.  
  268.         movbf   2, f0           ; 3E 04 A0 02
  269.         movdl   16(sb), f2      ; 3E 83 D0 10
  270.  
  271.         movfl   8(sb), f0       ; 3E 1B D0 08
  272.  
  273.         movlf   f0, 12(sb)      ; 3E 96 06 0C
  274.  
  275.         movmw   10(r0), 16(r1), 4;CE 41 42 0A 10 06
  276.  
  277.         movqw   7, tos          ; DD BB
  278.  
  279.         movst                   ; 0E 80 00
  280.  
  281.         movsub  5(sp), 9(sb)    ; AE 8C CE 05 09
  282.  
  283.         movusb  9(sb), 5(sp)    ; AE 5C D6 09 05
  284.  
  285.         movxbw  2(sb), r0       ; CE 10 D0 02
  286.  
  287.         movzbw  -4(fp), r0      ; CE 14 C0 7C
  288.  
  289.         mulf    f0, f7          ; BE F1 01
  290.         mull    -8(fp), 8(sb)   ; BE B0 C6 78 08
  291.  
  292.         mulw    5, r0           ; CE 21 A0 00 05
  293.         muld    4(-4(fp)), 3(sb); CE A3 86 7C 04 03
  294.  
  295.         negf    f0, f2          ; BE 95 00
  296.  
  297.         negb    r5, r6          ; 4E A0 29
  298.         negw    4(sb), 6(sb)    ; 4E A1 D6 04 06
  299.  
  300.         nop
  301.  
  302.         notb    r0, r0          ; 4E 24 00
  303.         notw    10(r1), tos     ; 4E E5 4D 0A
  304.  
  305.         orb     -6(fp), 11(sb)  ; 98 C6 7A 0B
  306.  
  307.         polyf   f2, f3          ; FE C9 10
  308.  
  309.         quob    r0, r7          ; CE F0 01
  310.         quow    4(sb), 8(sb)    ; CE B1 D6 04 08
  311.  
  312.         rdval   512(r0)         ; 1E 03 40 82 00
  313.  
  314.         remb    4(sb), 8(sb)    ; CE B4 D6 04 08
  315.  
  316.         restore [r0, r2, r7]    ; 72 A1
  317.  
  318.         ret     16              ; 12 10
  319.        
  320.         reti                    ; 52
  321.  
  322.         rett    16              ; 42 10
  323.  
  324.         rotb    4, r5           ; 4E 40 A1 04
  325.         rotb    -3, 16(sp)      ; 4E 40 A6 FD 10
  326.         ; for shift/rotate, source (shift count) op size is fixed to 8 bits,
  327.         ; independent of destination operand's size:
  328.         rotd    1,r0            ; 4E 03 A0 01
  329.  
  330.         roundfb f0, r0          ; 3E 24 00
  331.         roundld f2, 12(sb)      ; 3E A3 16 0C
  332.  
  333.         rxp     16              ; 32 10
  334.  
  335.         seqb    r0              ; 3C 00
  336.         slow    10(sb)          ; 3D D5 0A
  337.         shid    tos             ; 3F BA
  338.  
  339.         save    [r0, r2, r7]    ; 62 85
  340.  
  341.         sbitw   r0, 1(r1)       ; 4E 59 02 01
  342.  
  343.         scalbf  f3, f2          ; FE 91 18
  344.  
  345.         setcfg  [i,m,f]         ; 0E 8B 03
  346.  
  347.         sfsr    tos             ; 3E F7 05
  348.  
  349.         skpsb   u               ; 0E 0C 06
  350.  
  351.         subf    f0, f7          ; BE D1 01
  352.         subl    f2, 16(sb)      ; BE 90 16 10
  353.  
  354.         subb    r0, r1          ; 60 00
  355.         subd    4(sb), 20(sb)   ; A3 D6 04 14
  356.  
  357.         smr     ptb0, r0        ; 1E 0F 06
  358.  
  359.         sprd    fp, r0          ; 2F 04
  360.         sprw    mod, 4(sb)      ; AD D7 04
  361.  
  362.         subcb   32, r1          ; 70 A0 20
  363.         subcw   tos, -8(fp)     ; 31 BE 78
  364.  
  365.         subpd   h'99, r1        ; 4E 6F A0 00 00 00 99
  366.         subpb   -8(fp), 16(fp)  ; 4E 2C C6 78 10
  367.  
  368.         svc                     ; E2
  369.  
  370.         tbitw   r0, 0(r1)       ; 75 02 00
  371.  
  372.         truncfb f0, r0          ; 3E 2C 00
  373.         truncld f2, 8(sb)       ; 3E AB 16 08
  374.  
  375.         wait                    ; B2
  376.  
  377.         wrval   512(r0)         ; 1E 07 40 82 00
  378.  
  379.         xorb    -8(fp), -4(fp)  ; 38 C6 78 7C
  380.  
  381.         ; The 16081/32081's registers are 32 bits wide.
  382.         ; If double precision is used, only even register (pair)s are allowed.
  383.         ; MOVLF/MOVFL are special in the sense that they incorporate
  384.         ; a single and a double precision operand.
  385.  
  386.         fpu     ns32081
  387.  
  388.         movlf   f2,f4           ; 3E 16 11
  389.         expect  1760
  390.         movlf   f3,f4           ; source not even
  391.         endexpect
  392.         movlf   f2,f5           ; 3E 56 11
  393.         expect  1760
  394.         movlf   f3,f5           ; source not even
  395.         endexpect
  396.  
  397.         movfl   f0,f4           ; 3E 1B 01
  398.         expect  1760
  399.         movfl   f0,f5           ; dest not even
  400.         endexpect
  401.         movfl   f1,f4           ; 3E 1B 09
  402.         expect  1760
  403.         movfl   f1,f5           ; dest not even
  404.         endexpect
  405.  
  406.         ; Allow L<0..7> to refer to the FPU registers as 64 bits.
  407.         ; Naturally, older FPUs only know L0/L2/L4/L6.
  408.  
  409.         movlf   l2,f4           ; 3E 16 11
  410.         expect  1760
  411.         movlf   l3,f4           ; source not even
  412.         endexpect
  413.         movlf   l2,f5           ; 3E 56 11
  414.         expect  1760
  415.         movlf   l3,f5           ; source not even
  416.         endexpect
  417.  
  418.         movfl   f0,l4           ; 3E 1B 01
  419.         expect  1760
  420.         movfl   f0,l5           ; dest not even
  421.         endexpect
  422.         movfl   f1,l4           ; 3E 1B 09
  423.         expect  1760
  424.         movfl   f1,l5           ; dest not even
  425.         endexpect
  426.  
  427.         expect  1130
  428.         movlf   l2,l4           ; only F allwed as dest
  429.         endexpect
  430.  
  431.         ; similar to CMPi, CMPf allows immediate "dest". Plain number is not interpreted as PC-rel
  432.  
  433.         cmpf    1.0,1           ; BE 09 A5  3F 80 00 00  3F 80 00 00
  434.         cmpf    1.0,1.0         ; BE 09 A5  3F 80 00 00  3F 80 00 00
  435.         addf    1.0,1           ; BE C1 A6  3F 80 00 00  B3 CF
  436.         expect  1133
  437.         addf    1.0,1.0
  438.         endexpect
  439.  
  440.         custom  on
  441.  
  442.         catst0  h'123456        ; 16 03 A0 00 12 34 56
  443.         catst1  (r6)            ; 16 07 70 00
  444.  
  445.         lcr     7,12345         ; 16 AB A3 00 00 30 39
  446.         scr     8,2100(sb)      ; 16 2F D4 88 34
  447.  
  448.         ccv2qb  100,4(r4)       ; 36 20 A3 00 00 00 00 00 00 00 64 04
  449.         ccv2qw  100,4(r4)       ; 36 21 A3 00 00 00 00 00 00 00 64 04
  450.         ccv2qd  100,4(r4)       ; 36 23 A3 00 00 00 00 00 00 00 64 04
  451.         ccv2db  100,4(r4)       ; 36 24 A3 00 00 00 64 04
  452.         ccv2dw  100,4(r4)       ; 36 25 A3 00 00 00 64 04
  453.         ccv2dd  100,4(r4)       ; 36 27 A3 00 00 00 64 04
  454.         ccv1qb  100,4(r4)       ; 36 28 A3 00 00 00 00 00 00 00 64 04
  455.         ccv1qw  100,4(r4)       ; 36 29 A3 00 00 00 00 00 00 00 64 04
  456.         ccv1qd  100,4(r4)       ; 36 2B A3 00 00 00 00 00 00 00 64 04
  457.         ccv1db  100,4(r4)       ; 36 2C A3 00 00 00 64 04
  458.         ccv1dw  100,4(r4)       ; 36 2D A3 00 00 00 64 04
  459.         ccv1dd  100,4(r4)       ; 36 2F A3 00 00 00 64 04
  460.         ccv0qb  100,4(r4)       ; 36 38 A3 00 00 00 00 00 00 00 64 04
  461.         ccv0qw  100,4(r4)       ; 36 39 A3 00 00 00 00 00 00 00 64 04
  462.         ccv0qd  100,4(r4)       ; 36 3B A3 00 00 00 00 00 00 00 64 04
  463.         ccv0db  100,4(r4)       ; 36 3C A3 00 00 00 64 04
  464.         ccv0dw  100,4(r4)       ; 36 3D A3 00 00 00 64 04
  465.         ccv0dd  100,4(r4)       ; 36 3F A3 00 00 00 64 04
  466.         ccv3bq  100,4(r4)       ; 36 00 A3 64 04
  467.         ccv3wq  100,4(r4)       ; 36 01 A3 00 64 04
  468.         ccv3dq  100,4(r4)       ; 36 03 A3 00 00 00 64 04
  469.         ccv3bd  100,4(r4)       ; 36 04 A3 64 04
  470.         ccv3wd  100,4(r4)       ; 36 05 A3 00 64 04
  471.         ccv3dd  100,4(r4)       ; 36 07 A3 00 00 00 64 04
  472.         ccv4dq  100,4(r4)       ; 36 1C A3 00 00 00 64 04
  473.         ccv5qd  100,4(r4)       ; 36 10 A3 00 00 00 00 00 00 00 64 04
  474.  
  475.         lcsr    100             ; 36 07 A0 00 00 00 64
  476.         scsr    @100            ; 36 5B 05 80 64
  477.  
  478.         ccal0d  @100,4(r4)      ; B6 01 AB 80 64 04
  479.         ccal0q  @100,4(r4)      ; B6 00 AB 80 64 04
  480.         cmov0d  100,4(sb)       ; B6 85 A6 00 00 00 64 04
  481.         cmov0q  100,4(sb)       ; B6 84 A6 00 00 00 00 00 00 00 64 04
  482.         ccmpd   100,200         ; B6 09 A5 00 00 00 64 00 00 00 C8
  483.         ccmpq   100,200         ; B6 08 A5 00 00 00 00 00 00 00 64 00 00 00 00 00 00 00 C8
  484.         ccmp1d  100,200         ; B6 0D A5 00 00 00 64 00 00 00 C8
  485.         ccmp1q  100,200         ; B6 0C A5 00 00 00 00 00 00 00 64 00 00 00 00 00 00 00 C8
  486.         ccal1d  @100,4(r4)      ; B6 11 AB 80 64 04
  487.         ccal1q  @100,4(r4)      ; B6 10 AB 80 64 04
  488.         cmov2d  100,4(sb)       ; B6 95 A6 00 00 00 64 04
  489.         cmov2q  100,4(sb)       ; B6 94 A6 00 00 00 00 00 00 00 64 04
  490.         ccal3d  @100,4(r4)      ; B6 21 AB 80 64 04
  491.         ccal3q  @100,4(r4)      ; B6 20 AB 80 64 04
  492.         cmov3d  100,4(sb)       ; B6 A5 A6 00 00 00 64 04
  493.         cmov3q  100,4(sb)       ; B6 A4 A6 00 00 00 00 00 00 00 64 04
  494.         ccal2d  @100,4(r4)      ; B6 31 AB 80 64 04
  495.         ccal2q  @100,4(r4)      ; B6 30 AB 80 64 04
  496.         cmov1d  100,4(sb)       ; B6 B5 A6 00 00 00 64 04
  497.         cmov1q  100,4(sb)       ; B6 B4 A6 00 00 00 00 00 00 00 64 04
  498.  
  499.         ccal4d  @100,4(r4)      ; F6 01 AB 80 64 04
  500.         ccal4q  @100,4(r4)      ; F6 00 AB 80 64 04
  501.         cmov4d  100,4(sb)       ; F6 85 A6 00 00 00 64 04
  502.         cmov4q  100,4(sb)       ; F6 84 A6 00 00 00 00 00 00 00 64 04
  503.         ccal8d  @100,4(r4)      ; F6 09 AB 80 64 04
  504.         ccal8q  @100,4(r4)      ; F6 08 AB 80 64 04
  505.         ccal9d  @100,4(r4)      ; F6 0D AB 80 64 04
  506.         ccal9q  @100,4(r4)      ; F6 0C AB 80 64 04
  507.         ccal5d  @100,4(r4)      ; F6 11 AB 80 64 04
  508.         ccal5q  @100,4(r4)      ; F6 10 AB 80 64 04
  509.         cmov6d  100,4(sb)       ; F6 95 A6 00 00 00 64 04
  510.         cmov6q  100,4(sb)       ; F6 94 A6 00 00 00 00 00 00 00 64 04
  511.         ccal7d  @100,4(r4)      ; F6 21 AB 80 64 04
  512.         ccal7q  @100,4(r4)      ; F6 20 AB 80 64 04
  513.         cmov7d  100,4(sb)       ; F6 A5 A6 00 00 00 64 04
  514.         cmov7q  100,4(sb)       ; F6 A4 A6 00 00 00 00 00 00 00 64 04
  515.         ccal6d  @100,4(r4)      ; F6 31 AB 80 64 04
  516.         ccal6q  @100,4(r4)      ; F6 30 AB 80 64 04
  517.         cmov5d  100,4(sb)       ; F6 B5 A6 00 00 00 64 04
  518.         cmov5q  100,4(sb)       ; F6 B4 A6 00 00 00 00 00 00 00 64 04
  519.  
  520.         ; NS32K is little endian, regarding data storage...
  521.  
  522.         dw      1,2,3           ; 01 00 02 00 03 00
  523.         dd      1,2,3           ; 01 00 00 00 02 00 00 00 03 00 00 00
  524.  
  525.         ; ...but if you want it different:
  526.  
  527.         bigendian on
  528.         dw      1,2,3           ; 00 01 00 02 00 03
  529.         dd      1,2,3           ; 00 00 00 01 00 00 00 02 00 00 00 03
  530.